【干货】一文带你搞懂JK触发器，工作原理+逻辑功能+真值表总结
电子元器件原理发布于 • 阅读量 4922
百芯EMA-国内DFM分析工具：PCB/PCBA 3D仿真+BOM物料管理+PCB/PCBA DFM 可制造性分析
EMA
今天给大家分享的是：JK触发器，主要关于JK触发器工作原理、状态方程、逻辑功能、特性方程、真值表、时序图等内容。
一、什么是JK触发器？
JK触发器是一种可以存储一位二进制信息的时序逻辑电路，是 SR 触发器的改进版，添加了一些功能。触发器是一种边沿触发触发器，意味着只有当时钟脉冲施加到其时钟输入时，它的输出才会改变。
下面为JK触发器的电路符号：
JK触发器的电路符号
二、JK触发器工作原理
JK触发器由两个输入 J（置位）和 K（复位）、一个时钟输入以及两个表示为 Q 和 Q' 的输出组成。时钟输入用于触发触发器并改变其状态。Q是JK触发器的主输出，Q'是输出Q的补码。
JK触发器的内部结构可以用 NAND 门锁存器来解释。与非门是一种逻辑门，产生的输出是其输入的逻辑与的补码，JK触发器由两个与非门构成，如下图所示：
JK触发器框图
输入 J 和 K 连接到第一与非门的输入，而第一与非门的输出连接到第二与非门的输入。第二个与非门的输出连接到第一个与非门的输入，也形成反馈回路（这就是它们被称为时序电路的原因）。输入时钟连接到两个与非门，其信号决定触发器的输出何时改变。
三、JK触发器状态方程
1、JK触发器真值表
JK触发器真值表有保持状态、复位状态、置位状态和切换状态。由于这是SR触发器的细化，因此将SR触发器的真值表细化为IK触发器的真值表。JK触发器的真值表有两个输入，J和K，Q n表示当前状态， Q n+1表示下一个状态，如下表所示：
JK触发器真值表
2、JK触发器的激励表
JK触发器的激励表的当前状态用Qn表示，下一状态用Q n+1表示。JK 触发器的激励表中每个转换的 J 和 K 输入如下：在上面的真值表中，Q(n)代表触发器在n时刻的输出，而Q(n+1)代表其在n+1时刻的输出。
- 当 J 和 K 均为低电平 (0) 时，触发器的输出保持与其先前状态相同，即Q(n) = Q(n+1)
- 当 K 为高电平 (1) 且 J 为低电平 (0) 时，触发器的输出复位为0。当 J 为高电平 (1) 且 K 为低电平 (0) 时，触发器的输出为设置为 1。
- 当 J 和 K 均为高电平 (1) 时，触发器的输出在其当前状态及其补码之间切换，即 Q(n+1) = Q'(n)
JK触发器的激励表
- A：当 Qn = 0 且 Q n+ 1 = 0时，此条件可能在 J = 0 且 K = 0 或 J = 0 且 K = 1 时发生（特性表），因此，所需输出 Q n+1当 J= 0 且 K= X 时，得到 = 0（无关）。
- B：当 Qn = 0 且 Q n+ 1 = 1时，这可能发生在 J = 1 且 K = 0 或 J= 1 且 K= 1（切换条件）的情况下，这意味着在切换模式下 jk 翻转-flop 具有 J= 1 且 K= 1。因此，当 J= 1 且 K=X（不关心）时，获得所需的输出 Q n+ 1 = 1。
- C：当 Qn = 1 且 Q n+ 1 = 0时，这可能发生在 J=0 且 K= 1 或 J= 1 且 K=1 的情况下。因此，当 J= X（不关心）且 K=1 时，获得所需的输出 Q n+ 1 = 0。
- D：当 Qn = 1 且 Q n+ 1 = 1时，此条件可能在 J= 0 且 K= 0 或 J= 1 且 K=0 时发生。因此，在 J = X 且 K=0 的情况下获得所需的输出 Q n+ 1 = 1。
四、JK触发器特性方程
1、JK触发器特性表
JK触发器的特性表有保持状态、复位状态、置位状态和切换状态。特征表有输入 J 和 K，Qn 和 Q n+1表示当前状态，表示特征表中的下一个状态，如下所示：
JK触发器的特性表
2、JK触发器特性方程
上述特性表中具有保持状态、复位状态、置位状态和切换状态的 JK 触发器的特性方程使用三变量 k-map 如下所示。在k-map中，列K'Qn是公共的，并且JQ'是公共的。因此，JK触发器特性方程为：
JK触发器特性方程
JK触发器特性方程
五、JK触发器的波形图怎么画？
JK触发器的波形图先画出时钟信号周期，然后根据JK触发器的真值表，激励表，特性表，J、K、Q、Qn+1的状态，对应进行画，具体可以看下表：
JK触发器真值表
JK触发器的波形图
六、JK触发器存在一次翻转问题
使用从输出到输入的反馈连接的 JK 触发器消除了在 SR 无效状态的情况下两个输入都为“1”的困难，如下所示。然而，（电平触发）J = K = 1 时的条件还不完善。
JK触发器存在一次翻转问题
考虑 J = K = 1 且 Q n = 0，并应用时钟 (CLK)。经过两个 NAND 门的传播延迟时间 t pd后，输出将切换至 Q n = 1。由于这是对输入的反馈，因此在另一次延迟 t pd (FF)后，输出将切换回 Q n = 0 。
因此，只要存在时钟脉冲（tow），输出就会在每个 t pd(FF) 处切换，并且在时钟脉冲结束时，Qn的值是不确定的。只要低时钟脉冲宽度长于触发器传播延迟（t pd），这种情况就会持续下去。
JK触发器存在一次翻转问题
- 因此，当(i) J = K = 1
- (ii) 当 t pd (FF) < t pw
- (iii) 当应用电平触发时，将发生竞争条件。
避免此问题的一种方法是保持 t pw < T pd(FF) < T。克服此问题的最实用方法是使用主从配置。
七、主从原理脉冲触发的 JK 触发器
下面是一个基于主从原理的脉冲触发 JK 触发器：由 2 个 FF（一个主设备和一个从设备）和一个“逆变器”构成。
- 在 CLK 的上升沿（即 CLK PULSE 的+ve 沿），控制输入用于确定 MASTER 的输出
- 当 CLK 变为低电平（即 -ve 边沿 CLK PULSE）时，主机的状态传输到从机，其输出为 Q 和 Q。
- 在MS FF中，输出完全取决于SLAVE-FF的输出。
下面为主从电路JK触发器逻辑图。
主从电路JK触发器逻辑图
关于主从JK触发器的工作原理，可以查看下面的时序图：
主从JK触发器时序图
一旦时钟出现上升沿↑，即从0到1（0→1）的变化，它就会触发主控部分。因此，此部分中的输出值会发生变化。这些信号连接到从属部分，但这不会在上升沿触发，因为时钟已反转。
一旦时钟信号产生下降沿↓，即从1到0的变化（1→0），就会触发从机部分，使Q输出反映主机的输出值。
所以这个电路需要一个完整的脉冲（0→1→0）来改变输出。这就是为什么这种配置被称为脉冲触发 JK 触发器的原因。
主从电路JK触发器真值表
八、边沿触发的 JK 触发器
与需要完整脉冲的主从设计不同，你还可以构建从上升沿 ↑ 或下降沿 ↓ 触发的边沿触发设计。下面是上升沿触发的时序图：
上升沿触发的时序图
上图显示了该电路如何只需要 Clk 输入的上升沿来改变输出 Q 的状态。它只会在上升沿发生变化。
边沿触发的 JK 触发器真值表
要构建仅使用上升沿信号触发的 JK 触发器，还可以使用上升沿触发的 D 触发器、非门和与非门，如下所示：
边沿触发的JK触发器电路
以上就是关于JK触发器的内容，希望大家能够多多支持我们EMA。
关于更多电子元器件的内容，欢迎阅读以下文章：
施密特触发器讲解，工作原理+电路案例，通俗易懂，几分钟就搞定
