Datasheet 搜索 > 微控制器 > ST Microelectronics(意法半导体) > STM32F102C6T6A 数据手册 > STM32F102C6T6A 用户编程技术手册 2/156 页


¥ 8.388
STM32F102C6T6A 用户编程技术手册 - ST Microelectronics(意法半导体)
制造商:
ST Microelectronics(意法半导体)
分类:
微控制器
封装:
LQFP-48
描述:
STM32F102 系列微处理器,STMicroelectronicsST 的 STM32F102 MCU 系列 ARM Cortex™ M3、32 位 RISC 内核运行频率高达 48MHz,带高达 128 KB 的高速闪存、高达 16 KB 的 SRAM 以及增强型外设。 ARM™ 处理器 STM32 F102 32 位微控制器具有一个通信接口;计时器;ADC 和 DAC。 STM32 系列 ARM Cortex-M3 32 位闪存产品系列以低功率、低电压运行,并结合了带实时功能的高性能,可以在 STMicroelectronics STM32 平台上运行。 微控制器可用于如应用控制、消费者电器用具、PC 外设、手持设备、HVAC 及其他许多应用领域。 48 MHz CPU,带 USB FS 电源:2 V 至 3.6 V 通信接口:I2C、SPI、USART 12 位 ADC;16 位计时器 温度范围:-40 至 +85 °C ### STM32F1 系列 32 位 ARM® Cortex®-M3 微控制器,STMicroelectronics32 位闪存微控制器的 STM32 系列基于 ARM Cortex™ M3 核心的突破 - 为嵌入式应用特别开发的核心。 STM32 系列得益于 Cortex-M3 体系结构增强功能,包括为传达改进性能而设置的 Thumb-2 指令,带更好的编码密度,对中断更快的反应,所有的均和领先的工业功耗相接合。出色的实时表现 卓越功效 卓越的和新型的外围设备 最大程度的集成 跨族引脚,外围设备和软件兼容性展开
Pictures:
3D模型
符号图
焊盘图
引脚图
产品图
页面导航:
技术参数、封装参数在P156
应用领域在P14P156
导航目录
STM32F102C6T6A数据手册
Page:
of 156 Go
若手册格式错乱,请下载阅览PDF原文件

Contents PM0056
2/156 DocID15491 Rev 5
Contents
1 About this document . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9
1.1 Typographical conventions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9
1.2 List of abbreviations for registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9
1.3 About the STM32 Cortex-M3 processor and core peripherals . . . . . . . . . . 9
1.3.1 System level interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10
1.3.2 Integrated configurable debug . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10
1.3.3 Cortex-M3 processor features and benefits summary . . . . . . . . . . . . . . 11
1.3.4 Cortex-M3 core peripherals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12
2 The Cortex-M3 processor . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13
2.1 Programmers model . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13
2.1.1 Processor mode and privilege levels for software execution . . . . . . . . . 13
2.1.2 Stacks . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13
2.1.3 Core registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14
2.1.4 Exceptions and interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22
2.1.5 Data types . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22
2.1.6 The Cortex microcontroller software interface standard (CMSIS) . . . . . 23
2.2 Memory model . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24
2.2.1 Memory regions, types and attributes . . . . . . . . . . . . . . . . . . . . . . . . . . 25
2.2.2 Memory system ordering of memory accesses . . . . . . . . . . . . . . . . . . . 26
2.2.3 Behavior of memory accesses . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26
2.2.4 Software ordering of memory accesses . . . . . . . . . . . . . . . . . . . . . . . . 27
2.2.5 Bit-banding . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 28
2.2.6 Memory endianness . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30
2.2.7 Synchronization primitives . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31
2.2.8 Programming hints for the synchronization primitives . . . . . . . . . . . . . . 32
2.3 Exception model . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33
2.3.1 Exception states . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33
2.3.2 Exception types . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33
2.3.3 Exception handlers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 35
2.3.4 Vector table . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 36
2.3.5 Exception priorities . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 36
2.3.6 Interrupt priority grouping . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 37
2.3.7 Exception entry and return . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 38
器件 Datasheet 文档搜索
AiEMA 数据库涵盖高达 72,405,303 个元件的数据手册,每天更新 5,000 多个 PDF 文件